# (12) NACH DEM VERTRE ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 24. Dezember 2003 (24.12.2003)

**PCT** 

# (10) Internationale Veröffentlichungsnummer WO 03/107405 A1

(51) Internationale Patentklassifikation<sup>7</sup>: 29/51

<del>-----</del>

H01L 21/28,

PCT/DE03/01551

(22) Internationales Anmeldedatum:

(21) Internationales Aktenzeichen:

14. Mai 2003 (14.05.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

102 26 914.9

17. Juni 2002 (17.06.2002) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): TEWS, Helmut [DE/DE]; Frankenwaldstr. 36, 81549 München (DE).

(74) Anwalt: KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE).

(81) Bestimmungsstaaten (national): CN, JP, KR, SG, US.

(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


#### Veröffentlicht:

mit internationalem Recherchenbericht

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(54) Title: METHOD FOR PRODUCING A SPACER STRUCTURE

(54) Bezeichnung: VERFAHREN ZUR HERSTELLUNG EINER SPACERSTRUKTUR



(57) Abstract: The invention relates to a method for producing a spacer structure. According to the inventive method, a gate insulation layer (2) comprising a gate deposition inhibition layer (2A), a gate layer (3) and a covering deposition inhibition layer (4) are formed on a semiconductor substrate (1), and the gate layer (3) and the covering deposition inhibition layer (4) are structured in such a way as to form stacks of gates (G). According to the invention, an insulation layer (6) is selectively deposited using the deposition inhibition layers (2A, 4) in order to form a spacer structure in a highly precise manner.

(57) Zusammenfassung: Die Erfindung betrifft ein Verfahren zur Herstellung einer Spacerstruktur mit den Schritten: Ausbilden einer Gate-Isolationsschicht (2) mit einer

Gate-Abscheidehemmschicht (2A), einer Gateschicht (3) und einer Abdeck-Abscheidehemmschicht (4) auf einem Halbleitersubstrat (1), und Strukturieren der Gateschicht (3) und der Abdeck-Abscheidehemmschicht (4) zum Ausbilden von Gatestapeln (G), wobei unter Verwendung der Abscheidehemmschichten (2A, 4) zum hochpräzisen Ausbilden einer Spacerstruktur eine Isolationsschicht (6) selektiv abgeschieden wird.

#### Beschreibung

20

25

Verfahren zur Herstellung einer Spacerstruktur

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Spacerstruktur und insbesondere auf ein Verfahren zur Herstellung einer Spacerstruktur für Feldeffekttransistoren in einem Sub-100 Nanometer-Bereich.

Bei der Realisierung von Feldeffekttransistoren, wie sie beispielsweise in MOS-Transistoren aber auch in nichtflüchtigen
Speichertransistoren Verwendung finden, werden insbesondere
für eine ausreichende Isolierung von sogenannten Gatestapeln
und zur selbstjustierenden Ausbildung von Source-/Draingebieten sogenannte Spacerstrukturen bzw. Seitenwandisolationen
verwendet.

Figuren 1A und 1B zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte zur Herstellung einer Spacerstruktur gemäß dem Stand der Technik. Gemäß Figur 1A werden hierbei auf einem Trägersubstrat 100, welches üblicherweise aus einem Halbleitermaterial besteht, Gatestapel G mit einer Gate-Isolationsschicht 200 und einer darüber liegenden Steuer- bzw. Gateschicht 300 ausgebildet. Anschließend wird eine Isolationsschicht 400 mit im Wesentlichen konstanter Dicke, d.h. konform an der Oberfläche des Trägersubstrats 100 und der Gatestapel G abgeschieden.

Gemäß Figur 1B wird in einem nachfolgenden Herstellungsschritt ein anisotropes Ätzverfahren durchgeführt, wie z.B.
reaktives Ionenätzen (RIE), wodurch man die endgültige
Spacerstruktur S400 erhält, welche eine ausreichende Isolierung bzw. einen ausreichenden Schutz der Gatestapel G und
darüber hinaus ein selbstjustierendes Ausbilden der Source/Draingebiete S und D im Trägersubstrat 100 beispielsweise
mittels (nicht dargestellter) Ionenimplantation ermöglicht.

10

35

2

Nachteilig ist jedoch bei einem derartigen herkömmlichen Verfahren zur Herstellung von Spacerstrukturen eine nur unzureichende Kontrolle der Abmessungen der jeweiligen Spacer S400. Genauer gesagt ergeben sich durch die konforme Abscheidung auf den Gatestapeln G bereits beträchtliche Dickenschwankungen für unterschiedliche Spacer S400, wobei ferner der Einsatz des reaktiven Ionenätzens (RIE) die Gefahr der Beschädigung einer Gate-Isolationsschicht bzw. eines Gateoxids beinhaltet. Darüber hinaus gibt es zum Teil beträchtliche Ätzratenschwankungen, welche abhängig von einer jeweiligen Lage auf dem Wafer und von der räumlichen Dichte der Gates sind. Hierdurch ergeben sich wiederum unterschiedlich dicke Spacerstrukturen.

Insbesondere bei der Herstellung von Feldeffekttransistoren 15 in einem Sub-100 Nanometer-Bereich, wie sie in naher Zukunft standardmäßig durchgeführt wird, sind jedoch derartige Schwankungen in den verwendeten Spacerstrukturen nicht tolerierbar. Dies liegt einerseits daran, dass der minimale Abstand zwischen benachbarten Gatestapeln G in gleicher Weise 20 verringert wird, was in erheblichen Problemen bei der Abscheidung von Isolationsschichten und dem Freiätzen des Trägersubstrats resultiert. Da diese Spacerstrukturen somit als selbstjustierende Masken für die Ausdehnungen von implantierten Source-/Draingebieten wirken, können derartige herkömmli-25 che Herstellungsverfahren zur Realisierung von Spacern insbesondere bei Strukturbreiten in der Größenordnung von 30 Nanometern nicht mehr verwendet werden. Diesbezüglich sind insbesondere die Schwierigkeiten bei der Lithographie, dem Ätzen des Gatestapels sowie dem Ätzen der eigentlichen Spacer zu 30 nennen.

Der Erfindung liegt daher die Aufgabe zu Grunde ein Verfahren zur Herstellung einer Spacerstruktur zu schaffen, welches eine erhöhte Genauigkeit aufweist. Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruchs 1 gelöst.

Insbesondere durch das Ausbilden einer Gate-Isolationsschicht, einer Gateschicht und einer Abdeck-Abscheidehemm-5 schicht auf einem Halbleitersubstrat, wobei die Gate-Isolationsschicht eine Gate-Abscheidehemmschicht aufweist, durch das nachfolgende Strukturieren der Gateschicht und der Abdeck-Abscheidehemmschicht zum Ausbilden von Gatestapeln und das abschließende Abscheiden einer Isolationsschicht selektiv 10 zu den Abscheidehemmschichten in der Gate-Isolationsschicht und auf der Gateschicht können erstmalig Spacerstrukturen auch in einem Sub-100 Nanometer-Bereich leicht kontrollierbar und hoch genau ausgebildet werden. Durch den Wegfall des üblicherweise verwendeten reaktiven Ionenätzverfahrens besteht 15 darüber hinaus keine Gefahr der Beschädigung der empfindlio chen Gate-Isolationsschichten,

Vorzugsweise wird in einem weiteren Schritt eine Implantation zum Ausbilden von schwach dotierten Dotiergebieten im Halb-leitersubstrat durchgeführt, wodurch man eine Kanallänge sehr präzise und selbstjustierend unter Verwendung der Spacer-struktur einstellen kann.

Vorzugsweise kann in einem weiteren Schritt eine weitere Isolationsschicht selektiv zu den Abscheidehemmschichten zum
Ausbilden einer erweiterten Spacerstruktur und eine weitere
Implantation zum Ausbilden von Source-/Draingebieten im Halbleitersubstrat durchgeführt werden, wodurch man eine Spacerstruktur mit verbesserten Isolationseigenschaften erhält, die
geeignet ist, die Anschlussgebiete eines jeweiligen Feldeffekttransistors selbstjustierend auszubilden.

Vorzugsweise bestehen die Abscheidehemmschichten aus einer
35 Nitridschicht und/oder einer Oxinitridschicht mit einem hohen
Stickstoffgehalt, wobei beim selektiven Ausbilden der Isolationsschicht eine Ozon-unterstützte TEOS-Abscheidung durchge-

führt wird. In diesem Fall erhält man nicht nur ein besonders hochwertiges Gatedielektrikum, sondern darüber hinaus eine besonders hohe Selektivität bei der Abscheidung unter Verwendung von Standard-Materialien.

5

Optional können die bei der selektiven Abscheidung entstehenden dünnen Restschichten auf den Abscheidehemmschichten durch Nassätzen entfernt werden, wodurch auf besonders einfache Weise Kontaktöffnungen für die Source-/Draingebiete und die Gateschicht ausgebildet werden können.

Zur weitern Verbesserung der elektrischen Eigenschaften der Spacerstruktur können die selektiv abgeschiedenen Isolationsschichten thermisch ausgeheilt und damit verdichtet werden.

15

20

10

Vorzugsweise werden in einem weiteren Schritt die Abscheide-hemmschichten zum Freilegen der Gateschicht und der Source-/Draingebiete im Halbleitersubstrat entfernt, ein silizierfä-higes Material ganzflächig abgeschieden und anschließend eine Umwandlung einer Oberflächenschicht des freigelegten Halbleitersubstrats und der Gateschicht unter Verwendung des silizierfähigen Materials zum Ausbilden von hochleitfähigen Anschlussbereichen ausgebildet.

In den weiteren Unteransprüchen sind weitere vorteilhafte 25 Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.

30 Es zeigen:

Figuren 1A und 1B vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer Spacerstruktur gemäß dem Stand der Technik;

35

und

9 0 -

Figuren 2A bis 2F vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer erfindungsgemäßen Spacerstruktur.

Figuren 2A bis 2F zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte bei der Herstellung einer Spacerstruktur gemäß der vorliegenden Erfindung, wobei beispielsweise auf einen Standardprozess zur Herstellung von CMOS-Transistoren verwiesen wird.

10

15

20

25

Demzufolge können zunächst (nicht dargestellte) aktive Gebiete beispielsweise mittels eines STI-Verfahrens (Shallow Trench Isolation) in einem Trägersubstrat 1, welches vorzugsweise aus einem Siliziumhalbleitersubstrat besteht, ausgebildet werden. Anschließend wird zur Realisierung einer Gate-Isolationsschicht 2 mit zumindest einer Gate-Abscheidehemmschicht 2A eine Nitridschicht wie z.B. Si<sub>3</sub>N<sub>4</sub> und/oder Oxinitridschicht mit einem hohen Stickstoffgehalt (SiON) beispielsweise durch ein Abscheideverfahren auf dem Trägersubstrat 1 ausgebildet. Alternativ kann gemäß Figur 2A diese Gate-Isolationsschicht 2 auch aus einer Mehrfachschicht bestehend aus der vorstehend beschriebenen Gate-Abscheidehemmschicht 2A (Nitridschicht und/oder Oxinitridschicht mit hohem Stickstoffgehalt) und einer Oxidschicht 2B wie z.B. SiO2 bestehen. Insbesondere im Bereich von nichtflüchtigen Halbleiterspeicherelementen können auf diese Weise verbesserte Ladungshalteeigenschaften realisiert werden.

Anschließend wird gemäß Figur 2A eine Steuer- bzw. Gate30 schicht 3 ausgebildet, wobei vorzugsweise ca. 100 bis 150 Nanometer dickes Halbleitermaterial (Polysilizium oder PolySiGe) abgeschieden wird.

An der Oberfläche der Gateschicht 3 wird ferner eine Abdeck35 Abscheidehemmschicht 4 ausgebildet, die in gleicher Weise wie die Gate-Abscheidehemmschicht 2A eine Nitridschicht und/oder Oxinitridschicht mit einem hohen Stickstoffgehalt aufweist.

Vorzugsweise wird mittels eines LPCVD-Verfahrens (Low Pressure Chemical Vapor Deposition) eine ca. 5 bis 10 Nanometer dicke Siliziumnitridschicht 4 an der Oberfläche der Gateschicht 3 abgeschieden. Zur Strukturierung der aus den Schichten 3 und 4 bestehenden Schichtenfolge kann beispielsweise eine Hartmaskenschicht 5 an der Oberfläche der Abdeck-Abscheidehemmschicht 4 ausgebildet werden, wobei beispielsweise eine ca. 50 Nanometer dicke TEOS-Schicht als Oxid-Hartmaske abgeschieden wird.

Die eigentliche Strukturierung erfolgt anschließend unter Verwendung von herkömmlichen und daher nicht dargestellten beispielweise fotolithographischen Prozessen, wobei ein Resistmaterial aufgebracht, belichtet und strukturiert wird und anschließend unter Verwendung des strukturierten Resists zunächst die Hartmaske 5 strukturiert wird. Anschließend wird der Resist entfernt bzw. gestrippt und die eigentliche Strukturierung der Schichten 3 und 4 unter Verwendung der strukturierten Hartmaske 5 zum Ausbilden von Gatestapeln G durchgeführt, wobei die Gate-Abscheidehemmschicht 2A ferner als Ätz-Stoppschicht verwendet wird. Üblicherweise wird hierbei ein anisotropes Ätzverfahren verwendet, wobei abschließend die Hartmaske 5 entfernt wird und man eine Schnittansicht gemäß Figur 2B erhält.

Gemäß Figur 2C erfolgt nunmehr eine selektive Abscheidung einer Isolationsschicht 6 selektiv zu der Gate-Abscheidehemmschicht 2A zwischen den Gatestapeln G und der Abdeck-Abscheidehemmschicht 4 auf den Gatestapeln G. Insbesondere bei den vorzugsweise verwendeten Nitrid- und/oder Oxinitridschichten erhält man bei einer Oxidabscheidung Selektivitäten in einem Bereich von 5 bis 10, weshalb sich an den Seitenwänden der Gatestapel G ein hohes Oxidwachstum einstellt, während an der horizontalen Oberfläche der Abscheidehemmschichten 2A und 4 lediglich ein geringes Oxidwachstum zu beobachten ist. Unter Verwendung einer derartigen selektiven Oxidabscheidung können Spacerstrukturen mit einer Dicke von beispielsweise 12 bis 15

20

25

Nanometern leicht kontrollierbar und hoch genau eingestellt werden, weshalb nunmehr auch Feldeffekttransistoren im Sub100-Nanometer-Bereich auf einfache und präzise Art und Weise realisiert werden können. Insbesondere müssen jedoch bei diesem Herstellungsverfahren keine zusätzlichen anisotropen Ätzverfahren wie z.B. reaktives Ionenätzen (RIE) verwendet werden, weshalb eine Beschädigung bzw. Zerstörung der sensiblen
Gate-Isolationsschichten zuverlässig verhindert werden kann.

10 Gemäß Figur 2C können in einem optionalen Implantationsschritt nachfolgend schwach dotierte Anschluss-Dotiergebiete
LDD unter Verwendung der selektiv abgeschiedenen Isolationsschicht 6 selbstjustierend im Halbleitersubstrat 1 ausgebildet werden, wodurch effektive Kanallängen insbesondere bei
15 sehr kleinen Strukturen unterhalb von 100 Nanometer sehr genau eingestellt werden können.

Vorzugsweise wird für die selektive Abscheidung der Isolationsschicht 6 ein Ozon-unterstütztes TEOS-Abscheideverfahren verwendet, welches in einer herkömmlichen chemischen Gasabscheidevorrichtung realisiert werden kann und mit dem ein Ozon-aktiviertes TEOS (Tetra-Äthyl-Ortho-Silikat) hergestellt werden kann. Das Wachstum der Isolationsschicht 6 bzw. des TEOS ist hierbei stark abhängig von den frei liegenden Siliziumoberflächen. Demzufolge tritt ein bedeutend geringeres TEOS-Wachstum an den Abscheidehemmschichten 2A und 4 auf, die im Falle von Nitridschichten ca. ein Fünftel des Wachstums von dem auf reinen Silizium betragen.

Vorzugsweise erhält man eine TEOS-Schicht mit einer sehr homogenen Siliziumoxidschicht ohne Abweichungen in der Stöchiometrie dadurch, dass zu Beginn einer Gasphasenabscheidung ein
Gasflussverhältnis des TEOS zum Ozon sehr hoch ist und nachfolgend derart variiert wird, bis sich ein Gleichgewichtszustand einstellt, in dem das Gasflussverhältnis von TEOS zum
Ozon gering ist.

Beispielsweise besitzt das Gasflussverhältnis von TEOS zum Ozon enthaltenden Gas den Wert 10, während es im Falle des stabilen bzw. stationären Zustands des Gasflussverhältnisses nach ca. einer Minute den Wert 0,4 aufweist. Hinsichtlich der genauen Parameter wird auf die "N. ELBEL, Z. GABRIC et al.: A new STI process spaced on selective oxide deposition, reported at the 1998 symposium on VLSI technology, Honolulu, Hawaii verwiesen, die ein derartiges SELOX-Abscheideverfahren beschreibt.

10

15

30

5

Vorteilhafterweise wird durch dieses Verfahren auch die Dicke der Abscheidehemmschichten 2A und 4 verringert, wodurch sich zu einem späteren Zeitpunkt ein vereinfachtes Entfernen dieser Schichten ergibt. Da ein derartiges Verfahren darüber hinaus bei Temperaturen zwischen 350 Grad Celsius bis 600 Grad Celsius stattfindet, können insbesondere in einem unteren Temperaturbereich die thermischen Belastungen für die auszubildenden Halbleiterschaltungen gering gehalten werden.

Optional kann gemäß Figur 2C ein sogenanntes "densification anneal" oder ein zusätzlicher Oxidationsschritt zum Verdichten der selektiv abgeschiedenen Isolationsschicht 6 durchgeführt werden, wodurch sich die elektrischen Eigenschaften und insbesondere die Isolationseigenschaften dieser Schicht weiter verbessern lassen.

Auf diese Weise erhält man eine Spacerstruktur, die auch in einem Sub-100 Nanometer-Bereich hoch genau einstellbar ist, wobei Dickenänderungen entlang der Seitenwände lediglich in einem Bereich von 5 bis 7 % auftreten und eine hohe Unabhängigkeit von den kristallographischen Orientierungen im Substrat 1 bzw. in der Gateschicht 3 zu beobachten ist.

Zusätzlich zu der in Figur 2C dargestellten und bereits aus-35 reichenden Spacerstruktur kann diese noch modifiziert bzw. erweitert werden. Beispielsweise kann die selektiv abgeschiedene Isolationsschicht mittels eines herkömmlichen Nassätzverfahrens derart angeätzt werden, dass die an den Abscheidehemmschichten 2A und 4 entstandenen sehr dünnen Restschichten vollständig entfernt und somit die Gate-Abscheidehemmschicht 2A und die Abdeck-Abscheidehemmschicht 4 freigelegt werden.

5

Gemäß Figur 2D kann (können) darüber hinaus eine oder mehrere weitere Isolationsschicht (en) 7 wiederum selektiv zu den Abscheidehemmschichten 2A und 4 abgeschieden werden, wobei nunmehr eine dickere vorzugsweise ca. 30 bis 50 Nanometer dicke Oxidschicht an den Seitenwänden der Gatestapel G ausgebildet wird. Das selektive Abscheideverfahren gemäß Figur 2D entspricht wiederum im Wesentlichen dem selektiven Abscheideverfahren gemäß Figur 2C, weshalb auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

15

10

- Gemäß Figur 2D kann nach einem optionalen Entfernen der Restschichten auf der Gate-Abscheidehemmschicht 2A und der Abdeck-Abscheidehemmschicht 4 wiederum eine weitere Implantation I2 zum Ausbilden der eigentlichen Source-/Draingebiete S/D
  im Halbleitersubstrat 1 durchgeführt werden, wodurch man verringerte Widerstände in den Source-/Draingebieten und verbesserte elektrische Eigenschaften für die aus den Isolationsschichten 6 und 7 bestehende Spacerstruktur erhält. Wiederum
  kann zur Verbesserung der elektrischen Eigenschaften der

  25 Spacerstruktur eine thermische Ausheilung stattfinden, wodurch das abgeschiedene Oxid verdichtet und die bei der Implantation entstehenden Schäden im Substrat 1 ausgeheilt werden.
- Gemäß Figur 2E wird in einem nachfolgenden Schritt beispielsweise eine Nassätzung durchgeführt, wodurch die Abscheidehemmschichten 2A und 4 entfernt und das Halbleitersubstrat 1
  sowie die Gateschicht 3 frei gelegt werden. Vorzugsweise wird
  bei Verwendung der Nitridschicht und/oder Oxinitridschicht
  als Abscheidehemmschicht 2A bzw. 4 ein Nitrid-Nassätzverfahren durchgeführt.

Gemäß Figur 2F kann optional zur weiteren Verbesserung der elektrischen Leitfähigkeiten der Gateschicht 3 und der Source-/Draingebiete S/D bzw. zur Realisierung von hochleitfähigen Anschlussbereichen zunächst silizierfähiges Material bzw. eine silizierfähige Metallschicht wie z.B. Cobalt, Nickel, 5 oder Platin ganzflächig abgeschieden werden. Anschließend wird eine Umwandlung der kristallinen Oberflächenschicht des Halbleitersubstrats 1 bzw. polykristallinen Oberflächenschicht der Gateschicht 3 unter Verwendung des silizierfähigen Materials zum Ausbilden von hoch leitfähigen Anschlussbe-10 reichen 8 durchgeführt, wobei an den nicht mit Halbleitermaterial (Silizium) in Berührung stehenden Oberflächen dieses Materials kein Silizid ausgebildet wird, sondern das abgeschiedene Material (Metall) bestehen bleibt, weshalb wiederum mittels eines vorzugsweise nasschemischen Ätzverfahrens eine 15 selektive Rückätzung der abgeschiedenen Schicht erfolgen kann. Auf diese Weise kann unter Verwendung von lediglich einer Ätzkammer eine Vielzahl von Strukturierungsschritten zum Ausbilden der Spacerstrukturen sowie der Anschlussbereiche durchgeführt werden, weshalb sich die Herstellungskosten wei-20 ter verringern.

Bei der Verwendung von Cobalt, Nickel oder Platin ergeben sich als hochleitfähige Anschlussbereiche 8 Cobalt-, Nickel-oder Platin-Silizidschichten, die selbstjustierend mittels der neuartig ausgebildeten Spacerstrukturen ausgebildet werden können.

Die Fertigstellung der Transistorstruktur erfolgt in üblicher 30 Weise, weshalb auf eine detaillierte Beschreibung nachfolgend verzichtet wird.

Die Erfindung wurde vorstehend anhand eines CMOS-Transistors beschrieben, wobei sie nicht darauf beschränkt ist und in 35 gleicher Weise sonstige Halbleiterbauelemente umfasst, die Feldeffekttransistoren mit Spacerstrukturen aufweisen, wie beispielsweise nichtflüchtige Halbleiterspeicherelemente.

Ferner ist die Erfindung nicht auf die beschriebenen Nitridund/oder Oxinitridschichten als Abscheidehemmschichten in Verbindung mit dem beschriebenen Selox-Verfahren beschränkt, sondern umfasst in gleicher Weise alternative Abscheidehemmschichten und zugehörige selektive Abscheideverfahren.

### Patentansprüche

- 1. Verfahren zur Herstellung einer Spacerstruktur mit den Schritten:
- 5 a) Ausbilden einer Gate-Isolationsschicht (2) mit einer Gate-Abscheidehemmschicht (2A), einer Gateschicht (3) und einer Abdeck-Abscheidehemmschicht (4) auf einem Halbleitersubstrat (1);
- b) Strukturieren der Gateschicht (3) und der Abdeck-Ab scheidehemmschicht (4) zum Ausbilden von Gatestapeln (G); und
   c) Abscheiden einer Isolationsschicht (6) selektiv zu den
   Abscheidehemmschichten (2A, 4) zum Ausbilden der Spacerstruktur.
- 2. Verfahren nach Patentanspruch 1
  g e k e n n z e i c h n e t d u r c h den weiteren Schritt
  d) Durchführen einer Implantation (I1) zum Ausbilden von Anschluss-Dotiergebieten (LDD) im Halbleitersubstrat (1).
- 3. Verfahren nach einem der Patentansprüche 1 oder 2, gekennzeich net durch den weiteren Schritte) Abscheiden einer weiteren Isolationsschicht (7) selektiv zu den Abscheidehemmschichten (2A, 4) zum Ausbilden einer erweiterten Spacerstruktur.

4. Verfahren nach Patentanspruch 3

gekennzeichnet durch den weiteren Schritt

- f) Durchführen einer weiteren Implantation (I2) zum Ausbilden von Source-/Draingebieten (S/D) im Halbleitersubstrat
- 30 (1).

25

Verfahren nach einem der Patentansprüche 1 bis 4,
d a d u r c h g e k e n n z e i c h n e t, dass die Abscheidehemmschichten (2A, 4) Nitridschichten und/oder Oxinitridschichten einen hohen Stickstoffgehalt aufweisen und
in Schritt c) und/oder Schritt e) eine Ozon-unterstützte
TEOS-Abscheidung durchgeführt wird.

30

35

- 6. Verfahren nach einem der Patentansprüche 1 bis 5, dad urch gekennzeich ich net, dass die selektiv abgeschiedenen Isolationsschichten (6, 7) an den Seitenwänden der Gatestapel (G) Spacerschichten (S6, S7) und an den Abscheidehemmschichten (2A, 4) dünne Restschichten aufweisen, wobei in einem weiteren Schicht die Restschichten durch Nassätzen entfernt werden.
- 7. Verfahren nach einem der Patentansprüche 1 bis 6, gekennzeich net durch den weiteren Schritt c1) und/oder Schritt e1) Verdichten der selektiv abgeschiedenen Isolationsschichten (6, 7).
- 15 8. Verfahren nach einem der Patentansprüche 1 bis 7, gekennzeich net durch die weiteren Schritte g) Entfernen der Abscheidehemmschichten (2A, 4) zum Freilegen der Gateschicht (3) und des Halbleitersubstrats (1);
  - h) Abscheiden eines silizierfähigen Materials; und
- 20 i) Umwandlung einer Oberflächenschicht des freigelegten Halbleitersubstrats (1) und der Gateschicht (3) unter Verwendung des silizierfähigen Materials zum Ausbilden von hochleitfähigen Anschlussbereichen (8) für die Source-/Draingebiete (S/D) und die Gateschicht (3).
  - 9. Verfahren nach einem der Patentansprüche 1 bis 8, dad urch gekennzeichnet, dass die Gateschicht (3) polykristallines Silizium und das Halbleitersubstrat (1) kristallines Silizium aufweist.
  - 10. Verfahren nach einem der Patentansprüche 1 bis 9, da durch gekennzeichnet, dass es zur Herstellung von Feldeffekttransistoren im Sub-100-Nanometer-Bereich verwendet wird.

FIG 1A Stand der Technik









FIG 1B Stand der Technik

















A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L21/28 H01L29/51

According to International Patent Classification (IPC) or to both national classification and IPC

#### B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)  $IPC\ 7\ H01L$ 

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the International search (name of data base and, where practical, search terms used)

#### EPO-Internal

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Х	US 6 319 839 B1 (CHIEN WEN-CHENG ET AL) 20 November 2001 (2001-11-20) column 3, line 8 - line 44; figures 4-9	1,3,9,10
X	US 6 251 719 B1 (WANG JEN PAN) 26 June 2001 (2001-06-26) figures 3-7	1,3,9,10
A	US 5 032 535 A (USAMI TOSHIRO ET AL) 16 July 1991 (1991-07-16) the whole document	1-10
A	US 6 297 116 B1 (CHE SHYNG-YEUAN) 2 October 2001 (2001-10-02) the whole document	1-10
!	-/	
· !		

Further documents are listed in the continuation of box C.	Patent family members are listed in annex.
Special categories of cited documents:  A document defining the general state of the art which is not considered to be of particular relevance  E earlier document but published on or after the international filing date  L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  O document referring to an oral disclosure, use, exhibition or other means  P document published prior to the international filing date but later than the priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the Invention  "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to Involve an Inventive step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.  "&" document member of the same patent family
Date of the ectual completion of the international search  22 September 2003	Date of mailing of the International search report  29/09/2003
Name and mailing address of the ISA  European Patent Office, P.B. 5818 Patentlaan 2  NL – 2280 HV Rijswijk  Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,  Fax: (+31-70) 340-3016	Authorized officer Nesso, S



PCT/DE 3/01551

C.(Continu	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2001/023120 A1 (INUMIYA SEIJI ET AL) 20 September 2001 (2001-09-20) the whole document	1–10
Α	US 5 397 909 A (MOSLEHI MEHRDAD M) 14 March 1995 (1995-03-14) the whole document	1-10

### INTERNATIONAL SEARCH REPORT

tion on patent family members

Internation plication No PCT/DE U3/01551

Patent document cited in search report	Ì	Publication date		Patent family member(s)	Publication date
US 6319839	B1	20-11-2001	NONE		
US 6251719	B1	26-06-2001	NONE		
US 5032535	Α	16-07-1991	JP JP JP US	1274475 A 1943187 C 6066466 B 5238859 A	02-11-1989 23-06-1995 24-08-1994 24-08-1993
US 6297116	B1	02-10-2001	TW	408375 B	11-10-2000
US 2001023120	A1	20-09-2001	JP TW	2001257344 A 505954 B	21-09-2001 11-10-2002
US 5397909	Α	14-03-1995	US DE DE EP JP	5168072 A 69132524 D1 69132524 T2 0480446 A2 6077246 A	01-12-1992 08-03-2001 28-06-2001 15-04-1992 18-03-1994

#### A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L21/28 H01L29/51

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

#### B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klasslfikationssystem und Klassifikationssymbole )  $IPK \ 7 \quad H01L$ 

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

#### EPO-Internal

C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN		
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe	der in Betracht kommenden Teile	Betr. Anspruch Nr.
Х	US 6 319 839 B1 (CHIEN WEN-CHENG 20. November 2001 (2001-11-20) Spalte 3, Zeile 8 - Zeile 44; Abb 4-9		1,3,9,10
X	US 6 251 719 B1 (WANG JEN PAN) 26. Juni 2001 (2001-06-26) Abbildungen 3-7		1,3,9,10
A	US 5 032 535 A (USAMI TOSHIRO ET 16. Juli 1991 (1991-07-16) das ganze Dokument	AL)	1-10
A	US 6 297 116 B1 (CHE SHYNG-YEUAN) 2. Oktober 2001 (2001-10-02) das ganze Dokument	•	1-10
		-/	
X Wei	tere Veröffentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhang Patentfamilie	
"A" Veröffe aber i "E" älteres Anme "L" Veröffe sohel ande soll o ausg "O" Veröff eine	e Kategorien von angegebenen Veröffentlichungen : entlichung, die den aligemeinen Stand der Technik definiert, nicht als besonders bedeutsam anzusehen ist. Dokument, das jedoch erst am oder nach dem internationalen eldedatum veröffentlicht worden ist entlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er- nen zu lessen, oder durch die das Veröffentlichungsdatum einer ren im Recherchenbericht genannten Veröffentlichung belegt werden der die aus einem anderen besonderen Grund angegeben ist (wie erführt) entlichung, die sich auf eine mündliche Offenbarung, Benutzung, eine Ausstellung oder andere Maßnahmen bezieht entlichung, die vor dem internationalen Anmeldedatum, aber nach beanspruchten Prioritätsdatum veröffentlicht worden ist	"&" Veröffentlichung, die Mitglied derselbe	t worden ist und mit der ir zum Verständnis des der oder der ihr zugrundeliegenden utung; die beanspruchte Erfindung chung nicht als neu oder auf achtet werden utung; die beanspruchte Erfindung keit beruhend betrachtet t einer oder mehreren anderen o Verbindung gebracht wird und n naheliegend ist in Patentfamilie ist
	Abschlusses der Internationalen Recherche	Absendedatum des Internationalen R 29/09/2003	echerchenberichts
	22. September 2003		
Name und	Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Nesso, S	



	1
Interna	١
PCT/III	١
PCT/DL	

C.(Fortsetz	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	03/01551
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden 1	Teile Betr. Anspruch Nr.
		- Sair moprisell 111
A	US 2001/023120 A1 (INUMIYA SEIJI ET AL) 20. September 2001 (2001-09-20) das ganze Dokument	1-10
A	US 5 397 909 A (MOSLEHI MEHRDAD M) 14. März 1995 (1995-03-14) das ganze Dokument 	1-10
		£
	·	
	<b>?</b>	
	•	
mblett COTAC	A/210 (Fortsetzung von Blatt 2) (Juli 1992)	

## INTERNATION AS RECHERCHENBERICHT

Angaben zu Veröttentlichünge

ur selben Patentfamilie gehören

PCT/D= 03/01551

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US	6319839	B1	20-11-2001	KEIN	IE	
US	6251719	B1	26-06-2001	KEIN	IE	
US	5032535	A	16-07-1991	JP JP JP US	1274475 A 1943187 C 6066466 B 5238859 A	02-11-1989 23-06-1995 24-08-1994 24-08-1993
US	6297116	B1	02-10-2001	TW	408375 B	11-10-2000
US	2001023120	A1	20-09-2001	JP TW	2001257344 A 505954 B	21-09-2001 11-10-2002
US	5397909	A	14-03-1995	US DE DE EP JP	5168072 A 69132524 D1 69132524 T2 0480446 A2 6077246 A	01-12-1992 08-03-2001 28-06-2001 15-04-1992 18-03-1994